设为首页 收藏本站 English

当前位置: 汉牛机械网 >> 最新文章

ESD保校徽护原理CMOS电路ESD保护结构的设计

发布时间:2019-07-31 05:00:46

ESD保校徽护原理:CMOS电路ESD保护结构的设计

静电放电会给电子器件带来破坏性的测力仪表后果,它是造成集成电路失效的主要缘由之1。随着集成电路工艺不断发展,CMOS电路的特点尺寸不断缩小,管子的栅氧厚度愈来愈薄,芯片的面积范围愈来愈大,MOS管能承受的电流和电压也愈来愈小,而外围的使用环境并未改变,因此要进1步优化电路的抗ESD性能。

如何使全芯片有效面积尽量小、ESD性能可靠性满足要求且不需要增加额外的工艺步骤成为IC设计者主要斟酌的问题。

ESD保护原理

ESD保护电路的设计目的就是要避免工作电路成为ESD的放电通路而遭到侵害,保证在任意两芯片引脚之间产生的ESD,都有合适的低阻旁路将ESD电流引入电源线。这个低阻旁路不但要能吸收ESD电流,还要能箝位工作电路液压机沙发护理的电压,避免工作电路由于电压过载而受损。在电路正常工作时,抗静电结构是不工作的,这使ESD保护电路还需要有很好的工作稳定性,能在ESD产生时快速响应,在保护电路的同时,抗静电结构本身不能被破坏,抗静电结构的负作用(例如输入延迟)必须在可以接受的范围内,并避免抗静电结构产生闩锁。

CMOS电路ESD保护结构的设计

大部份的ESD电流来自电路外部,因此ESD保护电路1般设计在PAD旁,I/O电路内部。典型的I/O电路由输出驱动和气动球阀输入接收器两部份组成。ESD通过PAD导入芯片内部,因此I/O里所有与PAD直接相连的器件都需要建立与之平行的ESD低阻旁路,将ESD电流引入电压线,再由电压线散布到芯片各个管脚,下降ESD的影响。具体到I/O电路,就是与PAD相连的输出驱动和输入接收器,必须保证在ESD产生时,构成与保护电路并行的低阻通路,旁路ESD电流,且能立即有效地箝位保护电路电压。而在这两部份正常工作时,不影响电路的正常工作。经常使用的ESD保护器件有电阻、2极管、双极性晶体管、MO喷枪S管、可控硅等。由于MOS管与CMOS工艺兼容性好,因球头此常采取MOS管构造保护电路。

CMOS工艺条件下的NMOS管有1个横向寄生n-p-n(源极-p型衬底-漏极)晶体管,这个寄生的晶体管开启时能吸收大量的电流。利用这1现象可在较小面积内设计出较高ESD耐压值的保护电路,硝酸钙其中最典型的器件结构就是栅极接地NMOS(GGNMOS,GateGroundedNMOS)。

铣刀在正常工作情况下,NMOS横向晶体管不会锡箔纸导通。当ESD产生时,漏极和衬底的耗尽区将产生雪崩,并伴随着电子空穴对的产生。1部份产生的空穴被源极吸收,脚踏开关自攻螺钉其余的流过衬底。由于衬底电阻Rsub的存在,使衬底电压提高。当衬底和源之间的PN结正偏时硅二极管,电子就从源发射进入衬底。这些电子在源漏之间电场的作用拉力计下,被加速,产生电子、空穴的碰撞电离,从而构成更多的电子空穴对,使流过n-p-n晶体管的电流不断增加,终究使NMOS晶体管产生2次击穿,此时的击穿不再可逆,则NMOS管破坏。

为了进1步下降输出驱动上NMOS在ESD时两真个电压,可在ESD保护器件与GGNMOS之间加1个电阻。这个电阻不能影响工作信号,因此不能太大。画版图时通常采取多晶硅(poly)电阻。

只采取1级ESD保护,在大ESD电流时,电路内部的管子还是有可能被击穿。GGNMOS导通,由于ESD电流很大,衬底和金属连线上的电阻都不能疏忽,此时GGNMOS其实不能箝位住输入接收端栅电压,由于让输入接收端栅氧化硅层的电压到达击穿电压的是GGNMOS与输入接收端衬底间的IR压降。为避免这类情况,可在输入接收端附近加1个小尺寸GGNMOS进行2级ESD保护,用它来箝位输入接收端栅电压,如图1所示。

在画版图时,必须注意将2级ESD保护电路紧靠输入接收端,以减小输滑轨门入接收端与2级ESD保护电路之间衬底及其连线的电阻。为了在较小的面积内画出大尺寸的NMOS管子,在版图中常把它画成手指型,画扫地机版图时应严格遵守I/OESD的设计规则。

如果PA李子D仅作为输出,保护电阻和栅短接地的NMOS就不需要了,其输出级大尺寸的PMOS和NMOS器件本身即可充当ESD防护器件来用,1般输出级都有双保护环,这样可以避免产生闩锁。

在全芯片的ESD结构设计时,注意童装T恤遵守以下原则:

(1)、外围VDD、VSS走线尽量宽,减小走线上的电阻;

(2)、设计1种VDD-VSS之间的电压箝位结构,且在产生ESD时能提供VDD-VSS直锌合金接低阻抗电流泄放通道。对面积较大的电路,最好在芯片的4周各放置1个这样的结构,若有可能,在芯片外围放置多个VDD、VSS的PAD,也能够增搅拌站强整体电路的抗ESD能力;

(3)、外围保护结构的电源及地的走线尽可能与内部走线分开,外围ESD保护结构尽可能做到均匀设计,避免版图设计上出现特种海鲜ES含油轴承D薄弱环节;

(4)、ESD保护结构的设计要在电路的ESD性能、芯片面积、保护结构对电路特性的影响如输入信号完全性、电路速度、输出驱动能力等进行平衡斟酌设计,还需要斟酌工艺的容差,使电路设计到达最优化;

(5)、在实际设计的1些电路中,有时没有直接的VDD-VSS电压箝位保护结构,此时,VDD-VSS之间的电压箝位及ESD电流泄放主要利用全芯片全部电路的阱与衬底的接触空间。所以在外围电路要尽量多地增加阱与衬底的接触,且N+P+的间距1致。若有空间,则最好在VDD、VSS的PAD旁边及4周增加VDD-VSS电压箝位保护结构,这样不但增强了VDD-VSS模式滚珠丝杆下的抗ESD能力,也增强了I/O-I/O模式下的抗ESD能力。

1般只要有了上述的大致原则,在与芯片面积折衷的斟酌下,1般亚微米CMOS电路的抗ESD电压可到达2500V以上,已可以满足商用民品电路设计的ESD可靠性要求。

对深亚微米超大范围CMOSIC的ESD结构设计,常规的ESD保护结构通常不再使用了,通常大多是深亚微米工艺的Foundry生产线都有自己外围标准的ESD结构提供,有严格标准的ESD结构设计规则等,设计师只需调用其结构就能够了,这可以使芯片设计师把更多精力放在电路本身的功能、性能等方面的设螺纹法兰计。

结束语

ESD保护设计随着CMOS工艺水平的提高而愈来愈困难,ESD保护已不单是输入脚或输出脚的ESD保体温计护设计问题,而是全芯片的静电防护问题。芯片里每个I贴窗机/O电路中都需要建立相应的ESD保护电路,另外还要从全部芯片全盘问虑,采取整片(whole-chip)防护结构是1个好的选择,也能节省I/OPAD上ESD元件的面积。

友情链接